近日，我们采访了沪士电子公司的产品创新副总裁Joe Dickson。Joe介绍了该公司开展的VeCS技术研发工作，以及与标准HDI工艺相比VeCS技术的特点。他还介绍了VeCS技术的优势，例如0.5毫米以上的间距，以及VeCS技术如何有望成为HDI技术和通孔技术的补充。

Nolan Johnson：Joe，NextGIn科技公司的Joan Tourné一直在为IConnect007杂志撰写VeCS技术专栏文章，你们一直在与他合作开发VeCS技术。您如何看待VeCS技术的可靠性？在这项技术的开发过程中你有什么收获？

Joe Dickson：我们从事这项技术的开发将近3年半时间了。起初我们只是想了解该技术是否可行，据此进行构建，以从布线和制造的角度看它可以做什么，但那时处于学习曲线的初期。这项技术能否对HDI技术造成冲击甚至取代HDI技术，我的观点是并没那么容易，并且我认为这两种技术可以结合起来。我相信这两种技术互相协作可以获得最强大的应用； 然而，许多人认为“通过单次层压和高密度布线可以大大降低成本”。那是当时的重点，我们花了一年半的时间，尝试对基本的制造设备（具有10年历史的铣切设备和电镀生产线，甚至都没有脉冲）进行优化。那时我们能够使用优化后的基本设备构建一些复杂的结构。

在过去的两年中，通过定制化的设备，其操作控制水平要比以前好得多。在早期测试中，我们在各个层面上力求验证可靠性，以了解VeCS信号的互连是否可靠——所有工作的重点。VeCS技术已经相当成熟，任何了解该技术的人都了解如何生成和构建走线，以及如何构建电镀深盲槽。可以用树脂填充空腔，因为该技术利用了经过长时间验证的真空灌封。但因是沿着槽侧壁布走线，问题又回到“互连是否顺利”？

早期测试载体以要进行广泛的热循环为目标而构建，我们一直在强调这点，这就是我们突破通孔和HDI互连以了解层压过程的方式。沪士电子公司拥有一套相当复杂的算法，可以对HDI结构和通孔进行CTE膨胀测试，借此可以明确设计中最薄弱的点，以及玻璃填充物类型、树脂类型的材料组合以及围绕其构建的设计特征。整个研发经历了4年的时间，充分了解了许多不同类型的层压板和互连的断裂点位置。经研究，我们发现当VeCS互连被灌封在CTE与层压板类似的材料中时，断裂的压力点或应力点不在互连附近，就像采用HDI技术时断裂的压力点或应力点在通孔或导通孔的底部类似。

这是由走线的延伸率所决定的，并且由于走线周围相当均匀，因此膨胀和收缩类似于外层信号的走线。我们使用的电解铜的延伸率为14%-17%，所以破坏VeCS信号需要很长时间。

Johnson：这不是正好避免了采用HDI技术时遇到的一些主要问题吗？

Dickson：是的，我们现在所处的行业在不断发展积层技术，HDI技术也已成熟。我从1992年开始研究HDI，机械和激光成形导通孔存在很久了，但是对于大的BGA封装来说，仍然是相对较新的技术。此应用主要在热循环过程中暴露出了问题，因为镀覆的实心铜导通孔和紧邻导通孔的反焊盘区域之间的CTE不匹配。可以用一些技巧，就像IBM一样，先将两层堆叠起来，然后将它们错开。我们甚至建立了一个以密耳为单位的模型，可以了解附近区域发生了多少膨胀，并且可以修改设计和材料以最小化HDI叠层的应力。但是，无论是4次、5次还是6次层压周期，在某一点上，无论使用的是化学镀还是直接电镀，都会对电解镀层与捕获盘的单接触点施加极高的压力。

难度在于关键连接点的应力非常大。通常当连接点失效时，连接点将会分离，整块板就彻底报废了。目前还没有在VeCS技术上发现这种失效。我们在T260条件下已经完成了20个热循环周期，通孔会破裂 ，HDI焊盘完全浮起，但VeCS不会出现断裂。我们已经使其运行足够的时间并将其快速冷却，并在有走线断裂时仍进行运行，这远远超出了以往的测试，我非常有信心此应用中的互连具有极高的可靠性。

我们还掌握如何形成互连的方法，甚至可以构建三面VeCS连接，但是人们通过采用VeCS希望实现的真正优势是可以沿着信号层的侧壁匹配阻抗。如果走线上有85欧姆的阻抗，则可以沿侧壁匹配85欧姆，然后再返回。阻抗连续性对于高性能计算和PCIe应用似乎特别有价值。

Johnson：您刚才谈到了VeCS的走线延伸率。此延伸率是指沿着电路板表面吗？

Dickson：是的，通常当人们谈论铜的延伸率时，一般会讨论内在的应力裂纹，我记得电镀液中有添加剂时，延伸率会变得很高，以至于在正常的热循环周期下就会断裂。而且随着近15年来化学技术的成熟，尤其是配合脉冲，很容易就可获得高延伸率沉积。

Johnson：对于这个工艺，你们是否有足够的能力实现通用的可靠性？你的定性阐述非常鼓舞人。我知道你们尚未完成研发，但能透漏一些信息吗？

Dickson：我们已经完成了公司内部的测试，并且进行了数千次IST循环测试，取得了很好的结果。WUS公司已经进行了一些工业级别的测试。目前正在做HDP用户组测试，但这个测试工作非常浩大。例如，0.1毫米HDI盲孔深度为2.7毫米，间距为0.5毫米，甚至无法采用HDI技术实现这种级别的间距。

Johnson：完全不同等级的测试。

Dickson：这是极限情况，不一定非要可以生产，但是我们要深入了解盲孔互连。我们可以做通孔VeCS，用反向布线去除桩，可以使通孔更厚，但这是我们做过的最深的盲孔应用。我们正在进行这些测试，取得了一定的成功。我们看到的主要问题与通孔相似。仍然存在以下问题：如果具有金属特征，并且在铣切槽时，则槽到金属特征，或钻至金属特征仍然至关重要。之所以会这样，是因为所使用的材料包括玻璃增强材料，但到目前为止，穿过玻璃增强材料的走线到走线以及走线到基准都取得了积极的成果。

但是，我们还没有足够的详细测试。现在正在生产具有可靠性结构的多种设计测试载体，因此能够在今年7月份之前提供更详细的信息。这足以保证行业同仁进行其内部的可靠性测试。

Johnson：VeCS可实现的布线密度与行业初始要求的密度相符。允许包含一些更大、更复杂、容易产生问题的封装。似乎还解决了HDI中出现的一些导通孔失效问题。鉴于OEM推动着我们（作为一个行业）提供比目前所能达到的可靠性高两个数量级的产品，似乎VeCS时代已经到来。

Dickson：这就是WUS公司投入并推动这一技术的原因。推行任何类型新技术的困难在于无可靠性验证。相反成熟的技术，即使众所周知其性能不好或不完美，也具有很大的安全性裕度。有人说：“我需要我的特殊设计可达到1000小时运行时间，数量达到10000个样品，我才会感兴趣。” 嗯，很好。从现在开始的两年后，你就会明白你的要求。这项技术与其他技术的区别在于，我们有许多客户告诉我们：“我们没有选择，我们需要这个技术。” 而我告诉他们：“但是，如果采用这种技术，学习如何设计需要9个月的时间。”

这就是模式转变。你不能告诉设计师“给我设计一个VeCS板”。Joan Tourné很棒，他既是设计师又是工程师，仿佛有两个大脑。与他在一起工作，你也需要能够做到这一点，而我们现在的客户正在学习我们了解的知识。我们正在建立合理的DFM规则库；如果你遵循该DFM规则库而不是尝试做一些不合理的事情，我们认为可靠性将超越通孔和HDI的期望值。

VeCS不是通孔技术和HDI技术的替代品，而是这两种技术的补充。只存在很少的设计，我会针对性地推荐只采用VeCS。您可以在需要在法拉第笼型屏蔽中进行密集信号布线的地方采用VeCS，然后由于其布线方式而使这些大通道保持开放状态。每隔一排，没有导通孔，所以通道非常大。在这些通道中，你可以利用大功率，将仅提供电源的通孔放进去，允许通道逃逸那里。有人说：“ GPU和FPGA加速器技术现在都需要0.7毫米的芯片，两年之后尺寸将达0.6毫米。” 我会问：“好吧，积层式PCB解决方案如何？” 回答可能是：“没有给我带来我需要的SI优势。”

VeCS可以做到0.5毫米的间距，而不仅仅是0.6毫米，其电介质芯要比HDI厚得多。你可以布线宽度为0.125毫米的走线，具有平滑的铜，损耗值可能低得多。技术是现成的， 7年前发布的早期版本的SI高性能材料，在具备可靠性之前就已经发布了。我们在失效分析方面具备专业知识。令人惊讶的是，周围几乎没有其可靠性数据。就是说：“选择材料，将其粘贴在电路板上，然后运行。”当他们需要时，就会出现类似的情况，但是到那时，我们将更好地了解它的可靠性以及可靠性的窗口。

Johnson：但是，机会（决定采用VeCS的时间点）是在设计阶段。这是设计师在构建电路板时可以选择的。

Dickson：我们在芯片制造商的应用上花费了大量时间。我们希望芯片制造商与时俱进，因为他们的成本压力很大。如果你要使电路板快速运行，就可运行高速5G应用，并且需要高可靠性。你需要具备高可靠性、高密度布线的潜力。

Johnson：太好了。我们展望一下，未来哪些应用领域会采用VeCS技术？

Dickson：这是一项伟大的技术，可超越HDI板的厚度与间距限制，利用其优势可制造60层的电路板，其中1毫米间距的BGA可在32层板中以0.7毫米间距运行。其操作的简单性使大多数PCB制造可以采用10年前的工艺。业界反映，我们正在把之前的工艺技术“找”回来。

Johnson：这是一件好事。

Dickson：我回答他们：“是的，这就是正在发生的事情，设备制造商有机会赶上VeCS技术的发展。” 现在，钻孔和铣切技术正在飞速发展。两年前，我们有了第一台CCD对准铣切设备和多CCD钻孔设备。这是一台铣切设备，可以铣到我们需要的深度以及定位精度，应用VeCS技术可以使工艺上升到最高的质量水平。